1. 算术表达式
Verilog支持常见的算术运算符，如加法、减法、乘法和除法。
module ArithmeticExample(input A, input B, output C, output D);
assign C = A + B; // 加法
assign D = A * B; // 乘法
endmodule
2. 逻辑表达式
逻辑表达式用于执行逻辑运算，包括与、或、非、异或等。
module LogicExample(input A, input B, output C, output D);
assign C = A & B; // 与运算
assign D = A | B; // 或运算
endmodule
3. 比较表达式
比较表达式用于比较两个值，通常用于条件语句和三元运算符。
module ComparisonExample(input A, input B, output C, output D);
assign C = (A == B); // 等于
assign D = (A > B); // 大于
endmodule
4. 位运算表达式
Verilog支持位运算，包括位与、位或、位异或等。
module BitwiseExample(input [3:0] A, input [3:0] B, output [3:0] C);
assign C = A & B; // 位与
endmodule
5. 三元运算符
三元运算符用于根据条件选择两个值中的一个。
module TernaryExample(input A, input B, input Sel, output Y);
assign Y = (Sel) ? A : B; // 如果Sel为真，Y等于A，否则等于B
endmodule
6. 赋值表达式
赋值表达式用于将一个值赋给一个变量或信号。
module AssignmentExample(input A, output Y);
reg myReg;
assign Y = myReg = A; // 将A的值赋给myReg，并将myReg的值赋给Y
endmodule
这些表达式在Verilog设计中经常被使用，根据设计的需要，可以通过组合这些表达式来构建复杂的逻辑和运算。注意在进行表达式时，了解Verilog的运算符优先级和结合性是非常重要的。
转载请注明出处：http://www.zyzy.cn/article/detail/11020/Verilog