组合逻辑块（always @*）
组合逻辑块用于描述组合逻辑电路，其中输出仅取决于输入的当前值，而不涉及时序关系。以下是一个简单的组合逻辑块的例子：
module CombinationalLogic (
input wire a,
input wire b,
output wire result
);
// 组合逻辑块
always @*
result = a & b;
endmodule
时序逻辑块（always @(posedge clk) 或 always @(negedge clk)）
时序逻辑块用于描述时序逻辑电路，其中输出的变化受时钟信号的触发。以下是一个简单的时序逻辑块的例子：
module SequentialLogic (
input wire clk,
input wire reset,
input wire data,
output reg q
);
// 时序逻辑块
always @(posedge clk or negedge reset)
begin
if (!reset)
q <= 1'b0; // 复位时输出为0
else
q <= data; // 在时钟上升沿接受输入数据
end
endmodule
在时序逻辑块中，posedge clk 表示在时钟信号上升沿触发，而 negedge reset 表示在复位信号下降沿触发。时序逻辑块中通常使用 reg 类型的变量来存储状态信息。
这些只是Verilog中过程结构的基础用法，实际的设计可能涉及更复杂的逻辑和时序约束。
转载请注明出处：http://www.zyzy.cn/article/detail/11024/Verilog