使用 begin 和 end 的 always 块
module ExampleAlwaysBlock (
input wire a,
input wire b,
output wire result
);
// 使用语句块的 always 块
always @*
begin
// 在语句块内部执行的逻辑
result = a & b;
end
endmodule
在上面的例子中，always @* 是一个组合逻辑块，内部包含一个语句块，其中执行了 result = a & b; 这个逻辑操作。
使用 begin 和 end 的 if 语句块
module ExampleIfStatement (
input wire a,
input wire b,
output wire result
);
// 使用语句块的 if 语句块
always @*
begin
// 在语句块内部执行的条件语句
if (a & b)
result = 1'b1;
else
result = 1'b0;
end
endmodule
在上面的例子中，always @* 包含了一个 if 语句块。这个语句块内部的 if 语句用于根据条件 a & b 设置 result 的值。
语句块有助于将多个语句组织在一起，使代码更加清晰和易读。在 Verilog 中，begin 和 end 关键字用于定义语句块的起始和结束。
转载请注明出处：http://www.zyzy.cn/article/detail/11027/Verilog