module FunctionExample;
// 定义一个简单的函数
function [7:0] adder_function(input [7:0] a, b);
adder_function = a + b;
endfunction
// 主模块
initial begin
reg [7:0] operand1, operand2;
reg [7:0] result;
// 对操作数赋值
operand1 = 8'b00110011;
operand2 = 8'b11001100;
// 调用函数
result = adder_function(operand1, operand2);
// 输出结果
$display("Result: %b", result);
$stop; // 终止仿真
end
endmodule
在这个例子中，adder_function 是一个简单的函数，接受两个8位宽的输入参数 a 和 b，返回它们的和。函数的定义使用了 function 和 endfunction 关键字。
在主模块中，通过给定的输入参数调用 adder_function 函数，并将结果赋给 result。在仿真中，通过 $display 函数输出结果。
需要注意的是，Verilog中的函数不能包含时序逻辑（例如 always 块）或状态元素（例如寄存器 reg）。函数主要用于执行组合逻辑操作。
Verilog还支持任务（task）的概念，与函数类似，但可以包含时序逻辑和状态元素。任务和函数都是可以在模块中调用的可复用代码块。
转载请注明出处：http://www.zyzy.cn/article/detail/11035/Verilog