1. Testbench 模块：
通常，激励是在Testbench模块中生成的，Testbench是一个用于测试设计模块的环境。在Testbench中，你可以创建时钟信号、设置输入信号的值，并观察输出信号的变化。以下是一个简单的Testbench示例：
module Testbench;
// 设计模块实例化
YourDesignModule dut (
.clk(clk),
.reset(reset),
.input_a(input_a),
.output_result(output_result)
);
// 时钟信号生成
reg clk = 0;
always #5 clk = ~clk;
// 激励生成
reg input_a;
reg reset;
initial begin
// 初始化激励
input_a = 8'b0000;
reset = 1;
// 模拟激励
#10 reset = 0;
#20 input_a = 8'b1101;
#30 input_a = 8'b0010;
#40 reset = 1;
#50 $finish;
end
endmodule
2. $input/$monitor 系统任务：
Verilog提供了一些系统任务，如$input和$monitor，用于实时输入模拟激励并监视信号的变化。
module Testbench;
// 设计模块实例化
YourDesignModule dut (
.clk(clk),
.reset(reset),
.input_a(input_a),
.output_result(output_result)
);
// 时钟信号生成
reg clk = 0;
always #5 clk = ~clk;
// 激励生成
reg input_a;
reg reset;
initial begin
// 初始化激励
input_a = 8'b0000;
reset = 1;
// 使用 $input 任务从命令行实时输入激励
$input(input_a, "Enter input_a:");
// 使用 $monitor 任务监视信号变化
$monitor("clk=%b reset=%b input_a=%b output_result=%b", clk, reset, input_a, output_result);
#100 $finish;
end
endmodule
通过这些方法，你可以在仿真中模拟不同的输入条件，观察电路的响应，并验证设计的正确性。
转载请注明出处：http://www.zyzy.cn/article/detail/11040/Verilog