1. 算术表达式：
Verilog支持常见的算术运算符，如加法、减法、乘法、除法、取余等。
reg [3:0] A, B;
reg [7:0] result;
always @* begin
result = A + B; // 加法
result = A - B; // 减法
result = A * B; // 乘法
result = A / B; // 除法
result = A % B; // 取余
end
2. 位逻辑表达式：
Verilog支持位逻辑运算符，如与、或、异或、非等。
reg A, B;
reg result;
always @* begin
result = A & B; // 与
result = A | B; // 或
result = A ^ B; // 异或
result = ~A; // 非
end
3. 位移表达式：
Verilog支持位移运算符，如左移、右移等。
reg [3:0] A;
reg [7:0] result;
always @* begin
result = A << 2; // 左移2位
result = A >> 1; // 右移1位
end
4. 条件表达式：
Verilog支持条件运算符，用于进行条件判断。
reg A, B, C;
reg result;
always @* begin
result = (A) ? B : C; // 如果 A 为真，则结果为 B，否则为 C
end
5. 拼接表达式：
Verilog允许将多个信号拼接成一个信号。
reg [3:0] A, B;
reg [7:0] result;
always @* begin
result = {A, B}; // 将 A 和 B 拼接成 result，result[7:4] = A, result[3:0] = B
end
6. 位选择表达式：
Verilog支持对位进行选择操作。
reg [7:0] data;
reg [3:0] result;
always @* begin
result = data[7:4]; // 选择 data 的高4位
end
这些表达式可以在always块中使用，用于描述组合逻辑。在always_ff块中，可以使用类似的表达式描述时序逻辑。表达式的合理使用有助于简化Verilog代码，提高代码的可读性和可维护性。
转载请注明出处：http://www.zyzy.cn/article/detail/15090/Verilog